系统效率对电路设计有什么影响

    效率在现今社会是十分重要的一个部分，很多时候，用了很多时间花了很多精力，所获得的回报却没有有效率的人获得的回报却不对等，这是因为在现代社会中，效率往往比没效率更受重视。对于人来说是这样，对于设计更是如此，效率一词的发展，更多见于电的使用之后，电路设计作为有关电的学科的分支或是职业，都是十分讲究效率的，在其中，效率一词可以说是占据了整个电路设计的大半部分，其主要目标是为了实现电路设计中，系统的效率有所提高，而对于电路设计来说，系统效率的影响不容小觑。

    CPU的使用可以说是电子行业的核心特点，在很多情况下，为了使得整个电路设计系统效率增加，CPU的选择是十分重要的。而在很多人的想法中，认为CACHE的增大，将会导致系统性能的提高，其实不尽然。在某些情况下关闭CACHE反而比使用CACHE还快。其中的原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE即使打开也只局限在部分存储空间，如堆栈部分。而且同时也要求电路设计要兼顾CACHE的容量及大小，因为这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，效果就不会太好。

    影响系统效率的另外很重要的一点便是存储的影响，因为存储空间一定，存储越多可能在一定程度上降低效率。而BSP对存储器接口设置的默认值都是按最保守的参数设置的，但是对于实际来说，在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有的时候把频率降低反而可提高效率，比如说RAM的存取周期是70ns，当总线频率为40M时，设3个周期的存取时间，即75ns即可；若总线频率为50M时，必须设为4个周期，实际存取时间却放慢到了80ns。

    电路设计的过程其实也是对于电路中一些东西进行重新调配的过程，其目的是要实现资源的最合理利用，使得资源的利用效率最大化，也使得整个系统能够最大限度提高效率，增加“产出”。